L’ensemble de mes enseignements se fait à l’Université Jean Monnet de Saint-Etienne. Je suis responsable de l'enseignement en Systèmes d'Information Numériques (SIN1) en première année au Département Génie électrique et informatique industrielle (GEII) de l'Institut Universitaire de Technologie de Saint-Etienne. Je donne également quelques cours en cycle ingénieur à Telecom Saint-Etienne - je participe à la formation des étudiants en deuxième et troisième année dans les domaines de la micro-électronique et de la protection de l’information. Tous mes cours font partie des enseignements de base obligatoires.

Electronique numérique et synthèse logique
Programme :
  1. Algèbre de Boole
  2. Système de numération
  3. Méthodes de conception de circuits logiques
  4. Introduction au VHDL
  5. Circuits logiques combinatoires et leur description en VHDL
  6. Circuits logiques séquentiels et leur description en VHDL
  7. Conception hiérarchique de circuits logiques
  8. Familles technologiques de circuits logiques
  9. Familles fonctionnelles de circuits logiques
  10. Circuits logiques configurables

Travaux de réalisation en électronique numérique
Programme :
  TP1. Système de développement de circuits logiques - tutorial
  TP2. Conception et réalisation de circuits logiques combinatoires
  TP3. Conception et réalisation de circuits logiques séquentiels
  TP4. Conception et réalisation de machines d'états

Protection de l’information
Programme :
  1. Introduction
  2. Sécurité de l’information et gestion des risques
  3. Objets menacés, principales menaces et scénarios d’agression
  4. Moyens de protection de l’information
  5. Sécurité de l’ordinateur
  6. Sécurité des données en réseaux
  7. Réalisation et management de la sécurité
  8. Evaluation objective de la sécurité, normalisation
  9. Aspects juridiques de la sécurité de l’information
  10. Technologies de la sécurité informatique
    - mots de passe, biometrie, stéganographie, cryptologie

Conception des circuits logiques en VHDL
Outline:
  1. Introduction
  2. VHDL: syntaxe, structures et définitions
  3. Structures concurrentes
  4. Applications de structures concurrentes
  5. Structures séquentielles
  6. Applications de structures séquentielles
  6. Machines d'états
  6. Modularité et paramétrage de modules
  6. Bancs de test

Conception des circuits logiques évolués
Programme :
  1. Conception et modélisation d’un processeur embarqué en VHDL :
    - unité arithmétique et logique
    - registres généraux
    - mémoire programme et compteur ordinal
    - bus interne, bus bidirectionnel et entrées/sorties
    - unité de contrôle
  2. Conception d’un coprocesseur arithmétique
  3. Association du processeur avec le coprocesseur
  4. Problèmes liés au placement - routage

Circuits logiques configurables : technologies et outils de conception
Programme :
  1. Introduction
  2. ASICs et circuits logiques configurables (CLC)
  3. Technologies de configuration
  4. Architectures des CLC (PAL, EPLD, CPLD, FPGA)
  5. Caractéristiques de familles de base
  6. Outils et méthodes de synthèse
  7. Configuration et tests
  8. Systèmes configurables embarqués
  9. Reconfigurable computing
  10. Perspectives